隨著人工智慧與高效能運算(HPC)的算力需求急遽攀升，資料中心的單一機櫃功耗預計將邁向 1MW。為因應極大的電力傳輸與損耗問題，NVIDIA及部分產業供應鏈正推動800 VDC作為下一代高密度AI機櫃的候選供電架構。此轉型牽動了整體基礎設施與板端電源模組的技術演進，包含寬能隙半導體材料(如 GaN 與 SiC)的導入、高壓中介匯流排轉換器(HV IBC)的應用，以及負載點轉換器(POL)配置的革新。
1. 背景知識
1.1. 電網架構
現代主流電力系統依序分為發電系統、輸供電系統以及配電系統：
source: 台灣電力公司
發電系統：電力來源包含核能、大型火力與水力發電廠，以及中小型火力、水力與再生能源（如太陽能、風力發電）。
各類發電廠的發電機所產生的「初始電壓（發電機端電壓）」，受限於發電機內部的絕緣材料與物理空間限制，並不會直接產出如 345kV 的超高壓，而是落在中低電壓範圍。隨後透過廠內的主變壓器（GSU, Generator Step-Up Transformer）昇壓，才能併入輸電網。
太陽能直接產生直流電（DC），單片太陽能板電壓極低（典型模組工作電壓約數十伏）。目前大型案場主流的串聯電壓為 1000V 或 1500V DC。直流電先用逆變器（Inverter）轉換為低壓交流電（例如 380V、480V 或 800V AC），再由升壓變壓器拉高併網。
輸供電系統：發電廠產出的電力會先經過超高壓變電所升壓至 345kV 以利長途傳輸，隨後透過一次變電所降壓至 161kV，再由二次變電所降至 69kV。大型工業設施如高鐵、捷運與科學園區通常直接由 161kV 或 69kV 系統供電。
配電系統：經過一次與二次配電變電所逐步降壓至 22/11kV(Datacenter用) 後，最終透過一般變壓器轉換為 380V、220V 或 110V 的低壓電，供小型工業用戶與一般住宅使用。
1.2. 資料中心供電架構
與電網的關係及 DC 供電的演進
資料中心的供電架構正經歷從傳統模式向次世代直流（DC）供電的重大演進。這兩者與電網的介接與內部轉換方式有顯著差異：
source: Ref[1]
(註) 此上圖為簡化的歐洲式傳統架構範例；北美高功率資料中心通常採480 VAC三相，其他區域亦常見400/415 VAC三相配電。
傳統供電架構:
電網端提供 10kV/20kV 的三相交流電（3-Phase AC）。
經過變壓器（Transformer）降壓後，轉換為 230V 的單相交流電（1-Phase AC）進入伺服器機櫃。
在伺服器內部，由電源供應器（PSU）將交流電轉換為 48V 直流電（DC），再經由中介匯流排轉換器（IBC, Intermediate Bus Converter）降至 12V DC，最後透過負載點轉換器（POL, Point-of-Load）降至 1V 供晶片使用。
次世代供電架構（Next-generation）：
電網端同樣提供 10kV/20kV 的三相交流電。
經過變壓器後，轉換為 480V 的三相交流電，並導入全新的「側掛式電源機櫃（Sidecar power rack）」。
供電架構的焦點發生轉移，AC 轉 DC 的 PSU 被移至側掛式電源機櫃集中處理，並直接輸出 +/- 400V 或 800V 的高壓直流電（DC）至伺服器機櫃。
伺服器內部新增了高壓中介匯流排轉換器（HV IBC），將高壓直流電降至 48V DC，後續再透過IBC 和 POL 降至 1V 供晶片使用。
800V vs. +/- 400V 選擇
轉向直流（DC）供電具備諸多優勢，但在電壓等級的選擇上，對於推動此轉型的企業（特別是 Microsoft 與 Meta）而言是一個權衡。目前業界主要有三種常見的 DC 電壓選項：
0-400V 架構：
優勢：受惠於電動車（EV）產業的發展，具備相對成熟的零組件生態系統。隔離要求較低，因此能提供較佳的安全性與更高密度的 DC/DC 設計。電力傳輸使用兩根導線。
劣勢：高功率機櫃的直流電源纜線體積可能較為龐大。相較於 800V，其零組件較重，且會因熱損耗導致效率降低。
0-800V 架構（NVIDIA 採用）：
優勢：相較於 400V，纜線重量較輕，且因電流較低而減少了熱損耗。電力傳輸同樣使用兩根導線。
劣勢：生態系統相對較新。較高的隔離要求使得安全性與 DC/DC 密度設計更具挑戰性。
+/- 400V 架構（Meta 與 Microsoft 採用）：
優勢：結合了 0-400V 與 0-800V 架構的優點。
劣勢：電力傳輸需要使用三根直流導線。需要電源管理控制來進行負載平衡（load balancing）。
source: Ref[1]
半導體元件與成本考量：
從半導體的角度來看，轉換至 +/- 400V 意味著可以使用 650V 的元件，這類元件技術非常成熟、價格相對便宜，且適用於簡單的兩電平拓撲（2-level topology）。
若要運作在更高的電壓（如 +/- 750V），則使用 1200V 的元件，這將會大幅增加成本。
1.3. 電源技術新趨勢
板端模組（IBC / POL）演進趨勢
在板端電源轉換層次，因應極大電流與傳輸損耗，規格進行大幅調整：
IBC 單模組功率：由 0.5 kW 提升至 3 kW。
POL 相數：由 10 相增加至 32 相，確保大電流供應穩定。
電壓規格：IBC 輸入由 48V 提升至 800V (HV IBC)，輸出由 12V 降至 6V 以降低板上損耗。
將 IBC 輸出由 12V 降至 6V，是為了犧牲少部分「線路傳導損耗」，來換取末端 POL 模組的「轉換效率」。
核心開關與效率：開關元件由 Si 轉為 GaN(用於HV IBC)，轉換效率由 85-90% 提升至 90-95%。
source: Ref[1]
基礎設施趨勢 (Infrastructure Trends)
因應 AI 算力大幅拉升，資料中心整體電源系統朝向高功率密度、高壓直流化發展：
機櫃功率 (AI Rack power)：單機櫃功率由 130 kW(Oberon NVL72) 提升至 600 kW(Kyber NVL576)，未來目標邁向 1 MW。
備援與散熱 (Back-up / Cooling)：備援由 UPS 轉為分布式電池模組（BBU）；散熱由氣冷全面轉向液冷。
輸電分配 (Distribution)：由 230V AC 轉變為高壓 800V DC 直接供電。
電源供應器 (PSU) 演進：架構由 Power shelf (Off-rack) 逐步轉向部署固態變壓器（SST, Solid State Transformer）。
SST 固態變壓器定義：SST 是一種結合電力電子轉換器（如採用 SiC 或 IGBT 元件）與高頻變壓器的先進電力設備，用以取代傳統體積龐大、以矽鋼片與銅線組成的工頻變壓器。
SST 體積與重量優勢：透過大幅提升內部運作頻率，SST 能顯著縮減磁性元件（鐵芯、線圈）的物理尺寸與重量，釋放資料中心寶貴的空間。
SST 電源轉換優勢：傳統變壓器僅能處理交流降壓，而 SST 內建主動式電力電子電路，可直接實現交流轉直流（AC to DC）與精準的電壓調節，適合資料中心轉向 800V 高壓直流供電的趨勢，省去傳統架構中多餘的整流設備。
source: Ref[1]
WBG 寬禁帶材料應用
在電力電子設計中，半導體材料的選擇需同時考量「元件單價（Device Cost）」與「系統總建置成本（System BOM Cost）」。GaN 與 SiC 雖元件單價較高，但其高頻高壓特性可大幅縮小被動元件（如電感、電容）與散熱模組，進而在特定應用中降低整體系統成本。
矽 (Silicon, Si) 定位與成本：元件單價極低，製程與供應鏈最為成熟。在 1V 至 12V、功率小於 1 kW 的 POL 領域具備優勢，預期未來 5 年內仍為該領域主流。
氮化鎵 (GaN) 定位與成本：元件單價適中（多採用矽基氮化鎵 GaN-on-Si 技術）。主要應用於 48V 至 650V、1 kW 至 10 kW 區間。其高頻切換特性可顯著縮減變壓器體積，提升系統效益。
碳化矽 (SiC) 定位與成本：因長晶速度慢且加工困難，元件單價為三者最高。主要專注於 800V 以上、功率大於 10 kW 的超高功率 HV IBC 或 SST 領域。其極佳的耐高溫與高壓特性，可簡化超大功率電路設計並減少龐大的散熱需求，從而彌補元件單價高昂的劣勢。
source: Ref[1]
Si vs. GaN vs. SiC 綜合比較表
2. IBC(Intermediate Bus Converter)
2.1. HV IBC的應用
HV-IBC 的必要性
在次世代的伺服器架構中，HV-IBC 是必要的，這與機櫃供電架構的直接高壓化發展有關：
source: Ref[1]
在 Vera Rubin 世代的初期過渡階段，若導入800 VDC，可先於機櫃層級透過DC/DC power shelf轉換為約54 VDC，以供應仍採低壓直流輸入的Vera Rubin伺服器。
一旦 800V 機櫃準備就緒且 HV-IBC 通過驗證，次世代架構會將 800V 直流匯流排 (800V DC Busbar) 直接引入 IT 機櫃與伺服器內部。
由於伺服器直接接收 800V 高壓供電，伺服器內部配置 HV-IBC 來進行降壓，隨後才能將電力傳遞給後續的 IBC 或 POL 模組。
傳統 IBC 的存廢
從提升電源轉換效率的角度來看，新興的電源架構趨勢是省略傳統的 IBC 層級，改由高變壓比的 HV-IBC 直接對接 POL：
source: Ref[1]
在包含傳統 IBC 的架構（Server 1）中，電力路徑依序經過 HV-IBC (輸出 48V)、傳統 IBC (輸出 12V) 以及 POL (輸出 0.7V)，此架構的整體伺服器效率約為 80%。
新興的無傳統 IBC 架構（Server 2）則減去了，不再需要的兩個電壓層級。
此作法是透過提高變壓器的轉換比 (達 64:1) 來達成，讓 HV-IBC 直接將 800V 降壓至 6V 輸出。
因為減少了一個轉換階段，且縮短了承受高電流的 PCB 走線，整體效率可提升至少 6%（達到約 86%）。
對於 POL 轉換器而言，從 6V 進行降壓的效率會比從 12V 進行降壓更高。
業界無法立即全面導入「無傳統 IBC」架構的原因，可簡要歸納為以下三點：
技術與硬體驗證尚未完成：具備高達 64:1 極高變壓比（800V 直降 6V）的 HV-IBC 元件設計難度高，尚需完成嚴格的業界標準驗證。
產業採取漸進式過渡策略：底層電力設施的變革需循序漸進。初期階段（如 Vera Rubin 世代）會先在機櫃端將 800V 降壓為 54V DC，作為系統過渡期的解決方案。
周邊生態系尚待整備：等待 800V 高壓機櫃基礎設施全面普及，且新型轉換元件技術完全達標後，方能於次世代伺服器中正式啟動無 IBC 架構。
2.2. HV IBC的架構分析
架構範例
EPC 的方案（如下圖所示）：EPC 專精於低壓 GaN 技術(請參考: Ref[3])。為了處理 800V 輸入，他們放棄了昂貴的高壓元件與複雜的三電平電路，改採 ISOP 架構。如圖中右側放大區所示，一次側使用耐壓 150V的低壓 GaN 元件。
source: EPC
ISOP 架構解析 (Input-Series-Output-Parallel)
上圖中左側展示了典型的 ISOP（輸入串聯、輸出並聯）架構，這是利用低壓元件處理高壓母線的解決方案：
輸入串聯 (Input-Series)：系統將 8 個完全相同的直流轉換模組，在輸入端以串聯方式連接。因此，800V 的總輸入電壓被均勻分配給 8 個模組，每個模組的輸入端只需承受 100V (800V / 8)。只需使用耐壓 150V 的 GaN 元件就能應對 800V 系統。
輸出並聯 (Output-Parallel)：這 8 個模組的輸出端則採用並聯連接。這種配置能將每個模組輸出的小電流匯聚成極大的總電流，穩定提供 12.5V 的直流輸出給下一級的 POL。
架構優勢：相較於高壓 GaN，低壓 GaN 元件具備更低的導通電阻與更佳的高頻切換特性。ISOP 架構不僅分散了高壓應力，也將熱能均勻分散到 8 個獨立模組上，大幅降低了單點過熱的風險，提升系統可靠度。
LLC 諧振轉換器
上圖中右側的放大視窗，展示了單一模組內部的 LLC 諧振轉換器 (LLC Resonant Converter) 結構：
一次側 (Primary Side)：採用半橋架構，包含兩顆 EPC2305 (150V GaN) 電晶體 (Q1, Q2)。其輸入的直流電壓為由 ISOP 分壓而來的 100V。
諧振槽 (Resonant Tank)：電路中包含了諧振電容 (Cr/2)、諧振電感 (Lr) 以及變壓器的激磁電感 (Lm)。這個 LLC 諧振槽的設計能達成零電壓切換 (ZVS, Zero Voltage Switching)，讓電晶體在切換瞬間的電壓為零，藉此大幅消除高頻運作下的開關損耗。
隔離變壓器：具備 4:1:1 的圈數比，負責將高頻交流電壓進一步降壓，同時提供一次側與二次側的電氣隔離。
二次側同步整流 (Secondary Side)：採用兩顆 EPC2366（耐壓 40V，導通電阻極低，僅 0.8 mΩ）的低壓 GaN 電晶體 (Q3, Q4) 進行同步整流。相比於傳統二極體，同步整流能將二次側的導通損耗降至最低，最終輸出高效率且平穩的 12.5V 直流電。
零電壓切換 (Zero Voltage Switching, ZVS) 工作原理
物理前提：電感的「電流連續性」與開關的「寄生電容」
▪ 電感電流不可突變： 根據電磁學特性，電感（在此電路中為諧振電感 Lr 與激磁電感 Lm）內部儲存了磁場能量。當外部開關狀態改變時，電感會產生反電動勢以維持當下的電流方向與大小，電流無法瞬間降為零。
▪ Coss (寄生輸出電容)： 現實中的功率元件（如 GaN 或 MOSFET）並非理想開關。在汲極 (Drain) 與源極 (Source) 之間，存在著物理結構上固有的電容效應，稱為輸出電容 (Coss)。Q1 與 Q2 各自有其 Coss。
換相瞬間的節點動態分析 (Q1 關閉 → 死區時間 → Q2 導通)
將 Q1 與 Q2 的相接處稱為「切換節點 (Switching Node)」
階段一：Q1 導通的最後一刻
在 Q1 導通結束前，切換節點的電位等於輸入電壓 (100V)。此時，電流從 100V 經由 Q1 流入切換節點，再流向右側的電感 Lr。此時，Q1 兩端電壓為 0V (無電荷)，Q2 兩端電壓為 100V (Coss 充滿電荷)。
階段二：進入死區時間 (Q1 OFF, Q2 OFF)
為了避免 Q1 與 Q2 同時導通造成 100V 直接短路至地 (Shoot-through)，系統會強制關閉 Q1與Q2，並延遲一段極短的時間才開啟 Q2。這段雙方皆為 OFF 的狀態即為死區時間。
在此瞬間，發生了以下動態過程：
電流繼續抽取： Q1 雖然斷開，但右側的電感 (Lr+Lm) 為了維持原來的電流方向，會繼續把電流從「切換節點」往右抽走。
對 Q2 的 Coss 放電： 既然 Q1 與 Q2 都沒有導通，這股被電感強行抽走的電流，只能從 Q2 的寄生電容 (Coss) 中提取電荷。隨著電荷被抽離，切換節點的電壓被迫從 100V 快速下降，一路降至 0V。這就是「對Q2 的寄生電容進行放電」。
對 Q1 的 Coss 充電： 切換節點電壓從 100V 下降至 0V 的同時，Q1 的汲極固定在 100V，而其源極 (即切換節點) 電壓正在下降。這意味著 Q1 兩端的跨壓正在上升 (從 0V 升至 100V)，這等同於有一股電流正在「對 Q1 的寄生輸出電容進行充電」。
階段三：達成零電壓切換 (ZVS)
當上述放電過程將切換節點的電壓徹底拉低至 0V 時，控制器才會發出訊號，正式讓 Q2 的閘極導通。
為何要如此設計？
如果在 Q2 兩端還有 100V 電壓（Coss 內有儲存能量）時硬將其導通（硬切換 Hard Switching），Coss 內的能量會瞬間在元件內部短路釋放，產生極大的熱能與切換損耗。 透過死區時間，利用電感餘留的能量預先將 Q2 的 Coss 電荷抽空 (放電至 0V)，再讓 Q2 導通，即可達到損耗的零電壓切換 (ZVS)，這對於 GaN 元件在高頻運作下的散熱與效率至關重要。
3. POL(Point-of-Load)
3.1. Lateral or Vertical
Lateral (水平) vs. Vertical (垂直) POL 比較
為了穩定極大電流下的電壓水準，POL 正逐漸從水平配置走向垂直配置。兩者的技術差異與優缺點比較如下(請參考: EP50. 突破 5kW GPU 供電極限：解析 Intel 垂直供電與 IVR 發展藍圖)：
source: Ref[1]
Vertical POL 的優勢：
減少電壓降與阻抗：根據歐姆定律，將 POL 移至晶片正下方（垂直供電）可以大幅縮短電壓調節器 (VR) 與晶片 (xPU) 之間的實體距離，進而降低線路阻抗並避免電壓降 (drop voltage)。
降低傳輸損耗：能顯著減少電力在電路板上傳輸時產生的 I2R 損耗。
Vertical POL 面臨的設計挑戰：
電路板全面重新設計：轉換至 VPD 並非易事，需要重新思考並設計整塊主機板，傳統上放置於晶片背面的所有被動元件需要移至他處。
嚴峻的散熱問題：POL 本身的轉換效率約落在 85-92% 之間，這會對晶片底部增加額外的熱能。垂直設計雖然減少了傳輸損耗，但卻讓轉換損耗集中在更狹小的空間內，放大了 GPU 的熱應力。
需配套背面散熱機制：為了解決上述問題，晶片背面或封裝底部的供電模組，需要搭配專屬的散熱規劃（例如冷卻板/散熱片）。
NVIDIA 目前採用的架構
根據GTC25的資料，NVIDIA 在Vera Rubin 世代中，尚未採用垂直供電 (Vertical Power Delivery, VPD)，而是繼續維持使用水平供電 (Lateral) 的離散式架構
source: Ref[1]
NVIDIA 在這一代維持水平架構的主要考量如下：
降低成本與縮短上市時間：NVIDIA 未採用 VPD 很可能是為了降低成本並縮短產品推向市場的時間 (time-to-market)。
面臨的挑戰與未來展望：目前的設計在兩顆 GPU 周圍使用了超過 150 個電源管理晶片 (PMIC)，這並非最佳的設計方式。隨著單顆 GPU 功耗持續增加，預期 NVIDIA 在下一代產品中將會改採垂直供電設計。
Infineon (英飛凌) 垂直 POL 模組範例
source: Infineon
Infineon 推出了全新的垂直電壓調節 (VR) 模組來實現 GPU 的垂直供電(請參考: Ref[4])。
節能效益：將電源模組直接組裝在 AI 加速晶片的背面，這項設計能為整個 AI 加速系統節省約 5% 至 15% 的能源損耗。
產品演進與規格比較：
2024 年模組 (TDM2254xD)：採用雙相 (Dual-phase) 拓撲，內建 3 顆晶粒 (dies)，典型直流電流為 80A，電流密度為 1 A/mm2。
2025 年模組 (TDM24545S)：升級為四相 (Quad-phase) 拓撲，內建高達 12 顆晶粒，典型直流電流大幅提升至 200A，電流密度翻倍達 2 A/mm2。
未來藍圖：Infineon 預計在其 2027 年的藍圖中，提供電流密度超過 3 A/mm2 的 POL 解決方案。
3.2. Embedded
未來的負載點轉換器 (POL) 技術將從「主機板層級的垂直供電」進一步微縮，演進為「封裝層級」的嵌入式整合電壓調節器 (Embedded IVR, Integrated Voltage Regulator)(請參考: EP50. 突破 5kW GPU 供電極限：解析 Intel 垂直供電與 IVR 發展藍圖)。
核心趨勢：負載點轉換器（POL）從「主機板層級」微縮並直接整合至「先進封裝」內部，演進為嵌入式整合電壓調節器 (Embedded IVR)。
大廠技術路徑：
Intel：IVR 配置於運算晶片正下方的基板內，透過 TSV 垂直向上供電，頂部搭配冷卻板處理散熱。
TSMC：IVR 與其他微型元件共同嵌入底層的大型中介層中，作為穩固的供電基礎，支撐上方的 3D 晶片堆疊（SoIC）。
工程優勢：
降低損耗：供電路徑縮短至微米級，在物理極限上將傳導損耗 (I2R) 與電壓降降至最低。
釋放佈線空間：將龐大的電源模組移出主機板，大幅釋放板端空間，提升高速 I/O 與訊號佈線的靈活度。
3.3. Passive Components
被動元件（包含電感 L 與電容 C）的發展核心趨勢是邁向高功率密度（High Power Density）。主要演進分為「封裝技術」與「高耐溫能力」兩大方向：
source: Ref[1]
封裝技術演進 (Packaging)
電容 (C)：由傳統的插件式（Through hole）轉向表面黏著元件（SMD）封裝。
電感與變壓器 (L)：
逐漸汰換傳統的圓線繞線（Round wire winding）方式。
改採扁平線（Flat wire）設計，藉此提升元件的耐電流能力（increase current capability）。
架構上朝向平面變壓器（Planar transformer）發展。
進階應用則邁向半客製化（Semi-customization）與隨插即用的電感模組，例如圖中展示的 LLC 6.6kW 模組。
高耐溫能力提升 (Higher temperature)
電感磁芯 (Core)：從過去耐溫極限約為 125°C 的鐵氧體（Ferrite），大幅提升至可承受 200°C 的新一代磁芯材料。
電容 (C)：在 IBC 與 POL 的電源轉換層級中，幾乎已經專屬使用積層陶瓷電容（MLCCs）。這些 MLCC 為了因應高溫環境，其耐溫規格也已提升至 150°C。
Embedded Solutions
配合 Embedded IVR 趨勢，元件廠商推出了解決方案:
PulpoSemi 解決方案
PulpoSemi 提出了封裝整合電壓調節器小晶片（PIVRs, Package Integrated Voltage Regulator Chiplets）陣列架構，以達成從晶片正下方進行垂直供電的目標。
source: PulpoSemi
磁性電感器（Magnetic Inductors）微縮：將原本方糖大小的電感，微縮為 60 微米的濺鍍薄膜晶粒上電感（sputtered thin-film on die inductors），亦稱為矽上磁性元件（MAGoS, Magnetics-on-silicon）。其運作頻率達到 100 MHz，頻率提升了 100 倍。
電壓調節器微型化：該設計使電壓調節器的面積縮小 30 倍，體積縮小 100 倍。
封裝整合與技術優勢：PIVR 小晶片可直接整合至 AI 晶片封裝內部。技術優勢包含高達 10 A/mm2 的電流密度、極佳的動態效能、極低的雜訊與串擾（crosstalk），並具備每個核心擁有獨立調節器（regulator-per-core）的 NanoGrid 效益。
Ferric Inductors (Ferric 電感)
Ferric 透過 CMOS 整合磁性薄膜技術，開發出高品質、高密度且低高度的晶片上（on-chip）與封裝內（in-package）電感元件。
source: Ferric
與標準 CMOS 流程整合：其電感層可作為後段製程（BEOL, Back End Of Line）的選項，類似於 MIM（金屬-絕緣體-金屬）製程。
設計支援：Ferric 提供專屬的電感單元資料庫（Cell Library），以及完整的電路模型、DRC（設計規則檢查）與 LVS（佈局與電路圖比對）支援。
物理結構：從剖面圖可見，其結構由銅繞線（Copper winding, 如 CU1/CU2）與磁芯（Magnetic core, 如 MU1/MAG）在介電層中交疊組合而成。
先進封裝解耦解決方案：以「嵌入式電容技術」為核心
針對未來功耗高達 5kW 的 GPU，系統在運算時會產生極端且快速的電流抽載。為了避免電壓驟降（Voltage Drop），需要仰賴去耦電容（Decoupling Capacitor）進行瞬間充放電與穩壓。傳統在電路板上打件的表面黏著電容距離過遠、寄生電感過大，因此業界轉向將高密度電容直接「嵌入」封裝內部：
source: Intel, ISSCC26
eMIM-T（嵌入式溝槽型金屬絕緣體金屬電容）：
高密度電容結構：從微觀結構圖中可見，eMIM-T 採用了極其密集的深溝槽狀（Trench）物理結構。這種設計能極大化電極的有效表面積，藉此在極薄的封裝層內實現極高的電容密度。
極短路徑穩壓：eMIM-T 被直接配置於 XPU（運算核心）與 HBM（記憶體）晶片層的正下方。作為距離晶片最近的去耦電容，它能以最低的阻抗與電感，即時提供晶片高頻運作所需的瞬間電流。
ISC / eDTC (整合型矽電容 / 嵌入式深溝槽電容)：
結構與材料定義：ISC (Integrated Silicon Capacitor) 為利用半導體矽製程製造的高密度電容類別；而 eDTC (Embedded Deep Trench Capacitor) 則是 ISC 實現極高電容值的核心物理結構，透過在矽基板向下蝕刻極深的溝槽來大幅增加極板表面積。
基板層電容整合：在封裝的下層基板結構中，大面積嵌入 eDTC 元件，用於提供更大的電容容量 (Bulk Capacitance)。
多階電容網路：底層的 eDTC 與上層負責高頻響應的 eMIM-T 相互配合，共同構築成完整的「多階解耦電容網路」，確保超高功耗 AI 晶片在各種極端負載條件下的供電穩定性。
4. 結論
資料中心將採用 800V 直流供電架構，是克服高算力帶來之龐大傳輸損耗的發展方向。在電源轉換架構上，HV IBC 技術正朝向高變壓比(如 800V 降至 6V)發展，藉由減少轉換電壓層級來提升伺服器整體供電效率。此外，針對晶片端極大電流的需求，POL 技術逐步由傳統的水平配置走向垂直供電(Vertical POL)，以縮短供電路徑並降低電壓降。未來，POL 將演進為嵌入式整合電壓調節器(Embedded IVR)，結合高功率密度的微型被動元件與先進封裝技術，在物理極限上進一步優化資料中心的能源傳遞效率與空間利用率。
5. 附錄: 電網架構
交直流電之爭
早期的電力發展存在直流電（DC）與交流電（AC）的路線之爭：
直流電（DC）：由湯瑪斯·愛迪生（Thomas Edison）提倡，強調”安全”(當時只有低壓)與平穩的特性。但其致命缺點在於無法有效升降壓，導致傳輸過程伴隨巨大的電阻損耗(I2R)，有效傳輸半徑僅 1-2 公里，需要密集建設發電廠，建置成本極高。
交流電（AC）：由尼古拉·特斯拉（Nikola Tesla）提倡，其決定性優勢在於能透過變壓器進行升降壓。利用電磁感應大幅拉高發電端電壓、驟降傳輸電流，藉此實現低損耗的數百公里遠距輸電。
目前主流電力系統
現代主流電力系統依序分為發電系統、輸供電系統以及配電系統：
發電系統：電力來源包含核能、大型火力與水力發電廠，以及中小型火力、水力與再生能源（如太陽能、風力發電）。
各類發電廠的發電機所產生的「初始電壓（發電機端電壓）」，受限於發電機內部的絕緣材料與物理空間限制，並不會直接產出如 345kV 的超高壓，而是落在中低電壓範圍。隨後透過廠內的主變壓器（GSU, Generator Step-Up Transformer）昇壓，才能併入輸電網。
太陽能直接產生直流電（DC），單片太陽能板電壓極低（約 30V 至 50V）。目前大型案場主流的串聯電壓為 1000V 或 1500V DC。直流電先用逆變器（Inverter）轉換為低壓交流電（例如 380V、480V 或 800V AC），再由升壓變壓器拉高併網。
輸供電系統：發電廠產出的電力會先經過超高壓變電所升壓至 345kV 以利長途傳輸，隨後透過一次變電所降壓至 161kV，再由二次變電所降至 69kV。大型工業設施如高鐵、捷運與科學園區通常直接由 161kV 或 69kV 系統供電。
配電系統：經過一次與二次配電變電所逐步降壓至 22/11kV(Datacenter用) 後，最終透過一般變壓器轉換為 380V、220V 或 110V 的低壓電，供小型工業用戶與一般住宅使用。
全面採用「三相電（3-Phase）」的原因
交流電系統最終演化並全面採用三相電，主要基於以下三個原因：
節省建置成本：在理想平衡負載下，三相電流向量和為零，因此純三相負載可採三線制而不需要中性線(但設備保護接地仍不可省略)。在傳輸同等功率的條件下，三相電可比單相電節省 25% 至 50% 的銅或鋁導線材料。
自動旋轉磁場：三條相差 120 度的電壓波形能自然產生平順的旋轉磁場，使得馬達無須額外的啟動電路即可自行運轉，結構更為堅固耐用。
恆定總功率：單相電的功率會隨著波峰與波谷產生脈動，而三相電加總後的總瞬時功率為一恆定值。這能有效弭平機械震動，大幅延長巨型設備的使用壽命。
交流輸電的極限與問題
當交流電網需跨越超過千公里的距離或佈建於深海時，會面臨以下物理限制
電壓崩潰風險：長距離輸送會產生極大的電容與電感效應，在功率不平衡時極易引發電壓崩潰。
集膚效應耗損：交流電具備集膚效應（Skin Effect），電流會趨向導線表面流動，導致實際截面積縮小，進而大幅增加電阻損耗。
海底電纜禁區：交流電與海水之間會產生巨大的電容電流耗損，使得長距離的海底交流輸電幾乎不可行。
特高壓直流（UHVDC）的優勢
針對長距離與特殊環境，特高壓直流輸電（UHVDC）相較於高壓交流輸電（HVAC）具備明顯優勢：
傳輸極限距離：高壓交流輸電受限於超長距離傳輸且易波動；特高壓直流輸電則無電壓崩潰問題，可突破數千公里的傳輸距離。
線路損耗效率：HVAC 因集膚效應導致導線截面利用率低；UHVDC 的電流分布均勻，能 100% 利用導線截面，損耗極低。
基礎建設成本：HVAC 需要三根導線與大型鐵塔；UHVDC 僅需正負兩極共兩根導線，鐵塔體積較小，能大幅節省建置成本。
海底電纜適用性：HVAC 會產生巨大電容耗損而不適用長距離跨海；UHVDC 則無電場變化與電容耗損，是離岸風電與跨國海纜的解決方案。
電網安全與同步：HVAC 需要整個系統完全同步，單點故障易引發連鎖蔓延；UHVDC 屬於非同步聯網，具備防火牆功能，能有效隔絕一側電網的故障與頻率不穩問題。
交直流協作（AC/DC 混合超級電網）
「交直流混合超級電網」的核心概念，是基於傳輸距離與轉換設備成本的經濟互補，將特高壓直流（UHVDC）與交流（AC）系統進行最佳化配置：
長途傳輸主幹（DC）：特高壓直流負責跨區、跨海的長距離傳輸。雖然兩端的換流站造價高昂，但長途線路損耗極低且導線建置成本較少，在長距離（如 800 公里以上）傳輸時具備整體經濟優勢，如同電網的「能量大動脈」。
末端配電微血管（AC）：交流電系統負責城市與工業區的電力配送。由於配電網路需要頻繁且密集的降壓與分流，造價極低且耐用的 AC 變壓器發揮了經濟優勢，適合擔任「城市動力微血管」。
效益最佳化：現代超級電網結合了直流電在長途線路上的低耗損優勢，以及交流電在多節點分發上極低的變壓器成本，達成物理極限與工程經濟的最佳平衡。
[Reference]
Yole_IBC_and_POL_for_Data_Centers_2026
ISSCC2026_Forums_F3V Powering the Future of AI, HPC, and Chiplet Architectures_From Dies to Package and Rack
PulpoSemi: The Powering Chips for the AI chips